Altium Designer training :
El curso puede realizarse en tres diferentes modalidades:
Los asistentes conectarán con el ordenador del profesor via internet en sesiones 4horas .
El horario será de 9h. A 13h
El profesor explicará los módulos y propondrá los ejercicios.
Si es necesario, podrá visitar los ordenadores de los alumnos para corregir los ejercicios.
Los alumnos recibirán previamente la documentación en castellano del curso y los ejercicios propuestos.
Durante el curso se desarrollará un ejemplo completo desde el esquema hasta los archivos de fabricación.
Los asistentes conectarán con el ordenador que hace de servidor del curso .
El horario será libre, el alumno elegirá los tiempos de conexión, mientras dure el curso.
El alumno descarga los documentos de cada módulo y hace los ejercicios.
Si es necesario, podrá visitar los ordenadores de los alumnos para corregir los ejercicios.
La documentación es en castellano.
Durante el curso se explican todas las capacidades del programa.
El profesor tiene presencia física en el aula de formación..
El horario será a convenir.
El profesor explicará los módulos y propondrá los ejercicios.
Los alumnos recibirán la documentación en castellano del curso y los ejercicios propuestos.
Primeros pasos. Construcción de un proyecto jerárquico desde cero, hasta tener la documentación.
Comandos básicos para la edición de las hojas de esquema, biblioteca y pcb
Entorno de trabajo e instalación : DXP / Preferencias, ayuda Integración de herramientas en el entorno: arquitectura cliente /servidor Gestión de versiones Distintos tipos de proyectos y archivos Editor de esquemas: Schematic Capture Colocación y edición de componentes Conexiones Diseños jerárquicos Validación de diseño Creación de nuevos componentes Preparación para terceros programas (simulación, layout) Bibliotecas creacion simbolos bibliotecas integradas modelos simulacion modelos 3d modelos signal integrity
Editor de layout PCB Transferencia diseño al editor de PCB Límites de la placa Colocación de componentes Reglas Rutado manual/interactivo Validación del diseño Generación de archivos de fabricación Generación de informes Creación de nuevos componentes Validación de archivos de fabricación : Camtastic Autorouter Situs Funcionamiento Reglas y pasos Verificación Bibliotecas creación patterns modelos 3d Uso de 3D: colocación componentes creación de colocación de cajas
Simulación
Elementos necesarios en un esquema para simulación
Parámetros de simulación
Creación de netlist
Estímulos
Tipos de Análisis
Un-paso:
Bias Point
DC/ AC / FOURIER / NOISE /TRANSIENT
Visualización de resultados
Preparación del entorno
Edición de formas de onda
Dispositivos analógicos intrínsecos
PASIVOS (R,C,L,T)
SEMICONDUCTORES
DIODOS (Q)
TRANSISTORES
BIPOLAR (Q), JFET (J), MOS (M), GaAS FET (B)
INTERRUPTORES (S,W)
LÍNEAS DE TRANSMISIÓN : IDEALES, CON PÉRDIDAS, ACOPLADAS. (T)
Subcircuitos
Creación desde el SCH
Análisis de resultados
Preparación del entorno
Edición de formas de onda
Funciones avanzadas
CURSORES
Simulación digital
Modelos digitales
Creación / edición de modelos
Modo texto
Análisis varios pasos:
STEP TEMP
Analisis estadístico
Montecarlo / Worst case
Simulación usando modelos matemáticos
Signal Integrity
Instalación
Teoría
Parámetros necesarios del PCB
designator,alimentaciones, layer stack
Preparación de la simulación
Resultados
net data
impedancia
voltaje
timing
Simulación de reflexiones
Simulación de crosstalk
Terminaciones
Creación de un modelo
Pasos de fabricaciónFPGA , VHDL y micros embebidos **Introduccion** Qué es una FPGA Conociendo el lenguaje VHDL Concurrencias y señales **Crear un proyecto FPGA** Conectividad en esquema Bibliotecas **Eligiendo la pieza** Constraints **Creación del bit file** Build Síntesis place and route **Simulación** Testbench preparacion del simulador **VHDL básico** entidades arquitecturas **Objetos, tipos de datos y operaciones Objetos Identificadores Palabaras reservadas Símbolos especiales Tipos de datos Expresiones y operadores Atributos de los vectores **Gramática del lenguaje I Sentencias secuenciales Asignación a señal Asignación a variable Sentencia if Sentencia case Sentencia loop Sentencia exit Sentencia next Sentencia null Sentencia wait Sentencia wait until **Gramática del lenguaje II Sentencias concurrentes Sentencia process Asignaciñon concurrente a señal Asignación concurrente condicional Asignación concurrente con selección **Interface, compilador e implementación VHDL sintetizable Grabación de nuestros propios diseños **Instrumentos virtuales** CLKGEN FRQCNT2 IOB LAX.. **Nanoboard** Conexión Partes Pines y conexión a periféricos
**Microprocesadores soportados** lenguaje ensamblador / lenguaje C sistemas operativos depuración modo simulador integración en FPGA depuración conjunta del código via JTAG